Wie DFM und fundierte NPI-Unterstützung versteckte Kosten in der Elektronikfertigung beseitigen
Kurz gesagt: Der Stückpreis im Angebot eines EMS-Dienstleisters ist nur ein Teil dessen, was ein elektronisches Produkt tatsächlich kostet. Der Rest wird später bezahlt: durch Leiterplatten-Re-Spins, Nacharbeit, niedrige Ausbeute, Linienstillstände, teure Prüfungen und einen verspäteten Markteintritt. Die meisten dieser Kosten sind lange vor dem ersten Fertigungslauf im Design angelegt. In diesem Artikel zeigen wir, wo sich diese Kosten verstecken, wie Design for Manufacturing (DFM) zusammen mit DFA- und DFT-Prüfungen und einem strukturierten NPI-Prozess sie beseitigt und wie wir diese Arbeit bei Assel umsetzen.
Wo die Kosten eines Elektronikprodukts entstehen
In der Literatur zur Produktentwicklung wiederholt sich eine Beobachtung: 60 bis 80 % der Produktkosten werden durch Designentscheidungen festgelegt, obwohl die Designphase selbst meist nur einen kleinen Teil des Projektbudgets beansprucht. Spätere Fertigungsentscheidungen haben deutlich weniger Spielraum.
Das zweite Prinzip ist die sogenannte Zehnerregel: Die Kosten für die Behebung eines Fehlers steigen mit jeder Phase, die der Fehler übersteht, um etwa eine Größenordnung. Ein falscher Footprint, der in der CAD-Bibliothek korrigiert wird, kostet ein paar Minuten. Derselbe Fehler, der im ersten Fertigungslauf entdeckt wird, bedeutet eine neue Leiterplattenrevision, eine neue Schablone, neue Muster und Wochen an Verzögerung. Wird er im Feld entdeckt, folgen Reklamationen, Reparaturen und Vertrauensverlust.
Untersuchungen von Siemens aus den Jahren 2020 und 2022 zeigen, dass fast jedes dritte Leiterplattenprojekt seinen Freigabetermin verfehlt, weil Probleme mit der Fertigbarkeit zusätzliche Re-Spins erzwingen. Frühere Branchendaten nannten durchschnittlich 2,7 Re-Spins pro Neuprodukteinführung. Jeder davon sind Kosten, die im Stückpreis nicht sichtbar sind.
Sieben versteckte Kosten in der Elektronikfertigung
1. Leiterplatten-Re-Spins. Neue Leiterplatten, neue Lotpastenschablonen, erneute Prototypenbestückung, erneute Validierung. In regulierten Branchen muss zusätzlich die technische Dokumentation aktualisiert werden.
2. Niedrige First Pass Yield. Lotbrücken, Tombstoning, Voids unter Thermal Pads, unzureichende Durchstiege bei THT-Lötstellen. Jeder Fehler bedeutet Nacharbeit, und jede Nacharbeit bedeutet zusätzliche thermische Belastung der Baugruppe und ein Risiko für die Zuverlässigkeit. Bei Produkten mit erhöhten Zuverlässigkeitsanforderungen, etwa bei der Leiterplattenbestückung nach IPC-Klasse 3, sind Anzahl und Art der zulässigen Nacharbeiten oft durch Kundenanforderungen begrenzt.
3. Manuelle Arbeitsschritte, die automatisierbar wären. Bauteile, die so platziert sind, dass sie von Hand bestückt werden müssen, THT-Bauteile, die wegen zu geringer Abstände nicht selektiv gelötet werden können, kein Platz für Greifer bei der elektromechanischen Montage.
4. Prüfkosten und Prüfgrenzen. Fehlende Testpunkte machen einen In-Circuit-Test (ICT) unmöglich oder erzwingen einen teuren Umbau des Prüfadapters. Eine geringe Testabdeckung lässt Fehler durch, die erst beim Funktionstest oder beim Kunden auftauchen.
5. Nutzenbildung und Materialausnutzung. Ein schlecht gestalteter Nutzen bedeutet mehr Laminatabfall, langsamere Bestückung, Probleme beim Trennen und mechanische Belastung beim Depaneling.
6. Materialrisiken in der Stückliste. Single-Source-Bauteile, NRND-Status, extrem lange Lieferzeiten oder ungewöhnliche Gehäuse. Diese Kosten zeigen sich Monate später als Materialengpass oder erzwungene Änderung.
7. Verspäteter Markteintritt. Am schwersten zu beziffern, aber oft am größten. Jeder Monat Verzögerung bedeutet entgangenen Umsatz und Boden, den man dem Wettbewerb überlässt.
DFM, DFA, DFT: Worin liegt der Unterschied?
Die Abkürzungen werden oft synonym verwendet, beantworten aber unterschiedliche Fragen:
| Abkürzung | Vollständiger Name | Kernfrage |
|---|---|---|
| DFM | Design for Manufacturing | Kann der gewählte Prozess diese Leiterplatte tatsächlich herstellen (Leiterbahnen, Abstände, Bohrungen, Lagenaufbau)? |
| DFA | Design for Assembly | Lassen sich die Bauteile korrekt und reproduzierbar bestücken und löten? |
| DFT | Design for Test (Design for Testability) | Lassen sich Fehler erkennen und Funktionen zu vertretbaren Prüfkosten verifizieren? |
| DFR | Design for Reliability | Übersteht das Produkt seine Einsatzbedingungen (Temperatur, Vibration, Feuchte) über die geplante Lebensdauer? |
| DFX | Design for Excellence | Ganzheitlicher Ansatz, der alle oben genannten Punkte sowie Kosten, Servicefreundlichkeit und Bauteilverfügbarkeit verbindet |
In der Praxis eines EMS-Dienstleisters greifen diese Analysen ineinander. Footprint, Lötstopplack und Schablonenöffnungen bilden eine einzige Bestückungsentscheidung, nicht drei getrennte Themen. DFT wiederum beginnt mit der Frage, was der Test erkennen soll, und erst danach werden Zugang und Methode gewählt. Im deutschsprachigen Raum spricht man dabei auch von fertigungsgerechter und prüfgerechter Konstruktion.
Was eine gute DFM-Analyse der Leiterplatte prüft
Eine gründliche DFM-Analyse aufseiten des EMS-Dienstleisters umfasst zusammen mit DFA und DFT in der Regel folgende Bereiche:
Leiterplatte und Lagenaufbau
- ob Leiterbahnbreiten, Abstände, Bohrungen und Restringe zu den Fähigkeiten des Leiterplattenherstellers und zur geforderten IPC-Klasse passen (Referenzen sind u. a. IPC-2221 und IPC-6012),
- Symmetrie des Lagenaufbaus und das Risiko von Verwölbung beim Reflow-Löten,
- Via-in-Pad und Via-Füllung.
Footprints und Löten
- ob die Landepads zur Bauteildokumentation und zu den Empfehlungen der IPC-7351 passen,
- Wärmefallen an Pads, die an große Kupferflächen angebunden sind,
- Flächenverhältnisse der Schablonenöffnungen und das Risiko eines unzureichenden Pastenauslösens,
- Thermal Pads unter QFN-Gehäusen und das Risiko von Voids; bei Fine-Pitch-Bauteilen außerdem die Anforderungen aus unserem Artikel zur Montage von HDI- und Ultra-Fine-Pitch-Komponenten.
Platzierung und Bestückung
- Abstände zwischen Bauteilen für automatische Bestückung, AOI-Inspektion und Zugang bei Nacharbeit,
- Sperrflächen an den Leiterplattenkanten und um selektiv gelötete Bauteile,
- Ausrichtung gepolter Bauteile, Passermarken (Fiducials),
- schwere und hohe Bauteile sowie Abschattung beim Löten.
Prüfung
- Vorhandensein und Platzierung von Testpunkten für ICT oder Flying-Probe-Tests,
- Zugang zu Programmier- und Debug-Schnittstellen,
- ob sich die Prüfung in Stufen aufteilen lässt, und die erwartete Fehlerabdeckung.
Stückliste (oft eine separate Analyse)
- Lebenszyklusstatus, Anzahl der Bezugsquellen, Lieferzeiten,
- ob die Gehäuse mit den Angaben in der Stückliste übereinstimmen,
- Möglichkeiten zur Standardisierung passiver Bauteile.
Bei vielen EMS-Dienstleistern prüft der Einkauf die Stückliste auf Verfügbarkeit und Lebenszyklus, während die DFM-Analyse ein Prozessingenieur durchführt. Das sind zwei verschiedene Analysen: Die erste beantwortet, ob die Bauteile beschafft werden können, die zweite, wie sich das Produkt am einfachsten und zuverlässigsten bestücken lässt.
Nutzen und Prozess
- Nutzengestaltung, Trennverfahren, Randstreifen,
- Reihenfolge der Arbeitsschritte: SMT, THT, Selektivlöten, Reinigung, selektive Schutzlackierung.
Das Ergebnis sollte keine Liste von „Fehlern“ zum Abhaken sein, sondern ein Bericht, der die Schwere jedes Problems bewertet und eine Lösung vorschlägt, die der Entwickler annehmen, ablehnen oder anpassen kann. Werkzeuge wie Valor NPI enthalten über tausend automatisierte Regeln, und Daten der Softwarehersteller deuten darauf hin, dass eine begleitende DFM-Analyse die Zahl der Re-Spins im Durchschnitt um 57 % senkt. Werkzeuge allein ersetzen jedoch nicht die Erfahrung eines Prozessingenieurs, der weiß, wie sich ein Design auf einer bestimmten Linie verhält.
Der NPI-Prozess als System, nicht als einmaliges Ereignis
New Product Introduction (NPI), also die Neuprodukteinführung, ist ein strukturierter Prozess, der nachweisen soll, dass ein Design reproduzierbar, mit der erwarteten Ausbeute und zu den erwarteten Kosten gefertigt werden kann, bevor ein Serienauftrag erteilt wird. Typische Phasen sind:
- Machbarkeit und Angebot – Prüfung der Dokumentation, erste Analyse von Stückliste und Risiken.
- DFM/DFA/DFT-Analyse – Bericht und Abstimmung der Änderungen mit dem Kunden.
- Prozessvorbereitung – Maschinenprogramme, Schablonen, Lötprofile, Montage- und Prüfvorrichtungen, Arbeitsanweisungen.
- Prototypen und Pilotserie – erste Fertigung mit vollständiger Inspektion, Erstmusterprüfung (FAI), Erfassung von Fehlerdaten.
- Auswertung und Korrekturmaßnahmen – Prozessverbesserungen und bei Bedarf Empfehlungen für Designänderungen.
- Überführung in die Serienfertigung – eingefrorene Dokumentation, validierter Prozess, finale Prüfstrategie.
Entscheidend ist, dass DFM kein einmaliges Ereignis ist. Die erste Analyse findet Designfehler, aber die Pilotserie zeigt, was in den Dateien nicht sichtbar ist: wie sich eine bestimmte Laminatcharge verhält, das reale Temperaturprofil einer großen Leiterplatte, Zugangsprobleme bei der elektromechanischen Montage. Ein guter NPI-Prozess schließt diesen Regelkreis.
In der Elektronikfertigung mit hoher Variantenvielfalt und kleinen Losgrößen (High-Mix Low-Volume) ist NPI besonders wichtig, weil neue Produkte und Revisionen häufig kommen und die Serien kurz sind. Es bleibt keine Zeit, sich während der Serienfertigung „zur Ausbeute hochzuarbeiten“. Mehr dazu lesen Sie in unserem Artikel Warum ist der NPI-Prozess für die Leiterplattenbestückung mit High-Mix Low-Volume von grundlegender Bedeutung?
Wie Assel DFM-Analysen und NPI umsetzt
Assel ist auf High-Mix-Projekte mit hoher Komplexität spezialisiert, und unser Engineering-Team hat Tausende von Neuprodukteinführungen begleitet. Jeder Kunde erhält eine fest zugeordnete Entwicklungsunterstützung über den gesamten Produktlebenszyklus: von der DFM-Analyse und der Industrialisierung (NPI) über das Management technischer Änderungen bis zur Analyse von Bauteilen, die abgekündigt werden.
DFM-Analyse mit Siemens Valor. Wir analysieren Kundendesigns mit Siemens Valor, und die Ergebnisse bewertet ein Ingenieur, der unsere Linien und Prozesse kennt. Am häufigsten finden wir:
- Footprints, die nicht zu den Leiterplattenpads passen,
- Probleme bei der Lage der Bauteile zu den Lötstopplacköffnungen: Risiko von Kurzschlüssen, abfließendem Lot und Problemen beim Pastendruck,
- Bauteile zu nah an der Leiterplattenkante,
- Einschränkungen bei der Reinigung der Baugruppe, also ob die Leiterplatte sicher in einer Reinigungsanlage gewaschen werden kann (die Waschbeständigkeit einzelner Bauteile prüft der Entwickler),
- Testpunkte mit falscher Größe, Position oder Verteilung zwischen Ober- und Unterseite,
- Bestückungsdruck (Silkscreen), der den Pastendruck stört oder die Inspektion erschwert, z. B. fehlende oder unklare Polaritätskennzeichnungen,
- offene Vias an empfindlichen Stellen, insbesondere in Thermal Pads.
Leiterplattenlayouts und Mechanik konstruieren wir vor allem beim Redesign bestehender Produkte und bei der fertigungsgerechten Anpassung von Designs.
NPI in fünf Schritten. Unsere NPI-Ingenieure arbeiten mit dem fest zugeordneten Programm-Manager des Kunden zusammen. Jede Einführung läuft in fünf Schritten ab:
- Prüfung von Dokumentation und Anforderungen – wir analysieren Produktspezifikation und Dokumentation und stimmen die Abnahmekriterien ab.
- Vorbereitung von Vorrichtungen und Prozessen – wir beschaffen oder fertigen die für Bestückung und Prüfung nötigen Vorrichtungen, bereiten den Prozess vor und schreiben die Maschinenprogramme.
- Fertigungseinrichtung und Verifizierung – wir prüfen Programme, Maschineneinstellungen und Lötprofile, legen detaillierte Stücklisten im System an und erstellen Arbeitsanweisungen und Fertigungsdokumentation.
- Abnahme durch den Kunden – der Kunde nimmt die vorbereiteten Lösungen ab und führt eigene Tests durch, um die Bereitschaft von Produkt und Prozess zu bestätigen.
- Überführung in die Serienfertigung – die Produktion startet auf einem validierten Prozess mit definierten Kontrollpunkten.
In jedem Schritt prüfen wir, ob der Prozess die Anforderungen des Kunden erfüllt, die meist in seiner Spezifikation festgelegt sind, einschließlich der geforderten Klasse nach IPC-A-610 (2 oder 3). Wenn der Kunde es verlangt, erstellen wir eine PPAP-Dokumentation. Vor der Einführung führen wir außerdem eine P-FMEA durch, und Lotpastenschablonen konstruieren wir mit der Software IGI Gen Stencil.
Inspektion und Prüfung. Jede Leiterplatte durchläuft eine 100-%-3D-Lotpasteninspektion (SPI) und eine 100-%-3D-AOI. Verdeckte Lötstellen wie BGAs und QFN-Thermal-Pads prüfen wir per Röntgen. Wir führen In-Circuit-Tests (ICT), Funktionstests (FCT) und Umweltprüfungen in der Klimakammer durch. Prüfsysteme konstruieren wir nach Kundenspezifikation: Wir entwickeln und bauen Vorrichtungen, Prüfadapter und Prüfplätze im eigenen Haus und schreiben die Prüfprogramme.
Regelkreis. Nach jeder NPI erhält der Kunde einen technischen Bericht mit Feststellungen und einem Maßnahmenplan. Änderungen setzen wir über einen formalen, in unser ERP integrierten ECO-Prozess um, und unser MES sorgt für die Rückverfolgbarkeit jeder Einheit.
DFM und Bauteilverfügbarkeit. Bei Assel sind das zwei getrennte Analysen. Die DFM-Analyse führt ein Ingenieur durch, der prüft, wie sich das Produkt am einfachsten und zuverlässigsten bestücken lässt. Verfügbarkeit und Lebenszyklusstatus der Bauteile prüft der Einkauf bei jedem Angebot und jeder Neukalkulation. Beide Perspektiven erreichen den Kunden, sodass Designentscheidungen sowohl die Fertigbarkeit als auch das Materialrisiko berücksichtigen.
So bereiten Sie Ihre Daten für die DFM-Analyse vor
Die Qualität einer DFM-Analyse hängt von der Qualität der Eingangsdaten ab. Wenn Sie ein Design an Ihren EMS-Dienstleister übergeben, stellen Sie Folgendes bereit:
- ein vollständiges Fertigungsdatenpaket, vorzugsweise in einem intelligenten Format (ODB++ oder IPC-2581) statt nur Gerber-Dateien,
- eine Stückliste mit Herstellerteilenummern (MPN) und freigegebenen Alternativen,
- eine Pick-and-Place-Datei mit Referenzbezeichnern und Drehwinkeln,
- eine Bestückungszeichnung mit besonderen Anforderungen (Schutzlackierung, Sperrflächen, Anzugsmomente),
- die geforderte IPC-Klasse und Branchennormen,
- Prüfanforderungen: was erkannt und welche Funktionen verifiziert werden müssen,
- eine Mengenprognose und den erwarteten Produktlebenszyklus,
- Angaben dazu, welche Teile des Designs eingefroren sind (z. B. aus Zertifizierungsgründen) und welche geändert werden dürfen.
Je früher diese Daten bei Ihrem EMS-Dienstleister ankommen, desto mehr Änderungen sind noch günstig. Senden Sie Ihr Design zur Prüfung an das Assel-Team.
FAQ
Was ist eine DFM-Analyse für Leiterplatten?
Sie ist eine Prüfung des Leiterplatten- und Bestückungsdesigns im Hinblick auf die Möglichkeiten eines konkreten Fertigungsprozesses. Geprüft werden unter anderem Leiterbahn- und Padgeometrie, Footprints, Bauteilplatzierung, Nutzenbildung, Prüfzugang und Bauteilverfügbarkeit, um Probleme vor dem ersten Fertigungslauf zu beseitigen.
Wann ist der beste Zeitpunkt für eine DFM-Analyse?
So früh wie möglich: schon bei der Planung der Bauteilplatzierung und auf jeden Fall vor der Bestellung von Prototypen-Leiterplatten. Eine Layoutänderung kostet einen Bruchteil einer neuen Leiterplattenrevision nach der Pilotserie.
Ist DFM überflüssig, wenn der Entwickler die IPC-Normen kennt?
IPC-Normen beschreiben allgemeine Regeln. Eine DFM-Analyse durch den EMS-Dienstleister passt das Design an die konkreten Maschinen, Materialien und Prozesse an, auf denen das Produkt gefertigt wird, und an die Erfahrung aus ähnlichen Projekten.
Was ist der Unterschied zwischen DFM und DFT?
DFM prüft, ob das Produkt gefertigt und bestückt werden kann. DFT prüft, ob es sich wirksam testen lässt: ob Testpunkte und Programmierzugang vorhanden sind und ob die gewählte Prüfstrategie typische Fehler erkennt.
Wie lange dauert der NPI-Prozess?
Das hängt von der Komplexität des Produkts, der Materialverfügbarkeit, dem Umfang an Vorrichtungen und Prüfsystemen sowie der Zahl der Designiterationen ab. Eine einfache Leiterplatte und ein komplexes Gerät mit elektromechanischer Integration und eigenem Prüfsystem folgen völlig unterschiedlichen Zeitplänen, deshalb wird die NPI-Dauer am besten individuell anhand der Dokumentation festgelegt.
Ändert eine DFM-Analyse mein Design ohne meine Zustimmung?
Nein. Der EMS-Dienstleister erstellt Empfehlungen, und über jede Änderung entscheidet der Eigentümer des Designs. In regulierten Branchen durchlaufen Änderungen ein formales Änderungsmanagement.
Welche Daten sollte ich für eine DFM-Analyse senden?
Idealerweise ein ODB++- oder IPC-2581-Paket, eine Stückliste mit Herstellerteilenummern, eine Pick-and-Place-Datei, eine Bestückungszeichnung, die geforderte IPC-Klasse, Prüfanforderungen und eine Mengenprognose.
Quellen
- Siemens – What is DFM and DFA (60–80 % der Kosten durch Designentscheidungen): https://blogs.sw.siemens.com/electronic-systems-design/2023/07/18/what-is-dfm-and-dfa/
- Leo AI – How Much Time Should Engineers Spend on DFM (Zehnerregel, Anteil der Designkosten): https://www.getleo.ai/blog/how-much-time-engineers-spend-dfm-2026
- Siemens – Streamlining NPI with PADS Professional Premium DFM (jedes dritte Projekt verspätet): https://blogs.sw.siemens.com/electronic-systems-design/2023/06/14/streamlining-npi-with-pads-professional-premium-dfm-and-pcbflow/
- Siemens – Smart design-to-manufacturing handover (2,7 Re-Spins pro NPI): https://blogs.sw.siemens.com/electronic-systems-design/2021/08/25/smart-design-to-manufacturing-handover-with-online-pcb-dfm/
- Siemens – Xpedition design and manufacturing fact sheet (−57 % Re-Spins): https://resources.sw.siemens.com/en-US/fact-sheet-xpedition-design-and-manufacturing
- Siemens – PCB design best practices: manufacturability verification (über 1.000 Regeln): https://blogs.sw.siemens.com/electronic-systems-design/?p=9671
- Flux – PCB design review process (IPC-2221, Footprints): https://flux.ai/p/blog/pcb-design-review-process
- Altium – Complete guide to DFM analysis: https://resources.altium.com/p/complete-guide-dfm-analysis
