Montage von High-Density-Interconnect- (HDI) & Ultra-Fine-Pitch-Komponenten

Der Erfolg eines elektronischen Produkts hängt oft von der physischen Packungsdichte der Bauteile und der Präzision ihrer Montage ab. Der Markt stellt klare Anforderungen: Die Geräte müssen kleiner, leichter und funktionsreicher sein, bei gleichzeitig absoluter Zuverlässigkeit unter extremen Einsatzbedingungen.

Wenn ein Projekt die Integration von Hunderten von Funktionen auf kleinstem Raum erfordert, stoßen herkömmliche PCB-Montagemethoden an ihre Grenzen.

Was sind HDI und Ultra-Fine Pitch?

Um den Miniaturisierungsprozess erfolgreich zu beherrschen, müssen die technologischen Grenzen präzise definiert und mit dem Leistungspotenzial des EMS-Anbieters abgestimmt werden.

HDI (High-Density Interconnect)

Der Übergang von einer klassischen Multilayer-Leiterplatte zum HDI-Standard bedeutet eine grundlegende Änderung der Lagenarchitektur und der mechanischen Bearbeitungsmethoden des Laminats. Gemäß der Norm IPC-2226 (Sectional Design Standard for High Density Interconnect (HDI) Boards) wird eine Leiterplatte als HDI eingestuft, wenn die Verdrahtungsdichte den Verzicht auf herkömmliches mechanisches Bohren zugunsten von Laserverfahren und sequenziellem Verpressen erfordert.

Aus Sicht der PCBA-Prozesse erfordern HDI-Komponenten und -Strukturen ein völlig neues Herangehen an die Produktionsvorbereitung (DFM), die Präzision des Lotpastenauftrags und die Qualitätskontrolle der Lötstellen. In der Fertigungstechnik der Auftragsmontage von Assel wird diese Technologie durch drei kritische operative Bereiche definiert:

• Leiterbahnbreiten und Isolationsabstände: In anspruchsvollen Projekten realisieren wir Leiterbahnen und Abstände in der Größenordnung von 50–75 µm, was die Montage von feinsten Pitch-Komponenten ermöglicht. Um bei solch minimalen Strukturen die höchste Prozessstabilität zu gewährleisten, verwenden wir feinkörnigere Lotpasten (Typ 4 oder 5) und überprüfen die Präzision des Depots mit hochmodernen 3D-SPI-Inspektionssystemen (Parmi) mit einer Auflösung von 14 µm, die eine absolute Prozesswiederholbarkeit garantieren.
• Via-in-Pad-Technologie: Aufgrund von Platzmangel werden Mikro-Vias (mit Durchmessern unter 150 µm) direkt in den Lötpads der Bauteile platziert (Via-in-Pad). Damit der Reflow-Lötprozess korrekt abläuft, müssen diese Vias vom PCB-Lieferanten vollständig mit Kupfer oder Harz gefüllt und planarisiert werden. Die Engineering-Abteilung von Assel führt eine strenge Wareneingangskontrolle (IQC) durch, um die Korrektheit dieses Prozesses anhand der Messberichte des Herstellers zu verifizieren.
• Unsichtbare Verbindungsstellen: Durch den Einsatz der sequenziellen Lamination sowie von Blind und Buried Vias sind entscheidende Verbindungen mit bloßem Auge nicht erkennbar. Zum Standard bei Assel gehören daher die automatische optische 3D-Inspektion AOI (Parmi-Systeme mit 14 µm und VI-Systeme mit 19 µm Auflösung) sowie die fortschrittliche Röntgeninspektion (3D AXI X-Ray), mit der die Qualität von Mikro-Vias und Lötstellen unter Array-Strukturen zerstörungsfrei geprüft werden kann.

Ultra-Fine Pitch

Während HDI die Geometrie der Leiterplatte selbst definiert, bezieht sich Ultra-Fine Pitch auf die extreme Miniaturisierung der Bauteilanschlüsse. Nach der Klassifizierung IPC-T-50 gelten Bauteile mit einem Raster (Pitch) von 0,65 mm bis 0,5 mm als Fine Pitch. Die Grenze zum Ultra-Fine Pitch beginnt bei unter 0,4 mm.

Bei Assel montieren wir in der Serienproduktion massenhaft und erfolgreich Bausteine mit einem Pitch von 0,35 mm. Unser hochmoderner Maschinenpark ist technologisch voll darauf ausgelegt, noch kleinere Raster – 0,3 mm und 0,25 mm – zu verarbeiten. Das Design und die Montage von Bauteilen dieser Klasse betreffen hauptsächlich drei Strukturtypen:

• Micro-BGA (µBGA): Array-Gehäuse, bei denen der Durchmesser der Lotkugeln nur 150–200 µm beträgt, was die Fehlertoleranz für den wiederholbaren Pastendruck drastisch einschränkt.
• CSP (Chip Scale Package): Gehäuse, deren Abmessungen das 1,2-Fache der Silizium-Die-Fläche nicht überschreiten. Dies minimiert die thermische Masse und verändert das thermische Verhalten des Bauteils im Reflow-Ofen.
• WLCSP (Wafer Level Chip Scale Package): Die kompromissloseste Form der Miniaturisierung. Die Lotkugeln werden direkt auf den ungeschnittenen Silizium-Wafer aufgebracht. Das Bauteil gelangt ohne zusätzliches Gehäuse auf die SMT-Linie, was extreme Anforderungen an die Pick-and-Place-Bestückungssysteme stellt.

Um diesen Anforderungen gerecht zu werden, sind die Produktionslinien von Assel mit den Flaggschiff-Bestückungsautomaten ASM SX2 und ASM X4S ausgestattet. Sie ermöglichen eine Positioniergenauigkeit in den X/Y-Achsen von bis zu ±26 µm bei 3σ sowie eine Winkelgenauigkeit von ±0,05° bei 3σ.

Technologische Synergie

Diese beiden Begriffe lassen sich nicht voneinander trennen. Der Versuch, einen Baustein der Ultra-Fine-Pitch-Klasse (z. B. einen Prozessor im WLCSP-Gehäuse mit 0,35 mm Pitch oder kleiner) auf einer Standard-Nicht-HDI-Leiterplatte zu implementieren, ist physisch unmöglich. Die Miniaturisierung des Bauteils erzwingt direkt einen Wechsel der PCB-Technologie – das Entflechten der Signale aus hochpoligen Bausteinen erfordert den Einsatz von Via-in-Pad-Technologie, Blind Micro-Vias und extrem schmalen Leiterbahnen.

Designherausforderungen und die Rolle des DFM-Engineerings

Obwohl das Design von hochdichten Schaltungen in der Verantwortung des OEM liegt, erfordert die Spezifik der physischen Montage häufig Korrekturen an der Dokumentation. Unsere DFM-Ingenieure bei Assel – die mit der fortschrittlichen Valor-Software arbeiten – unterstützen die Kunden bereits in der Phase der Dokumentationsanalyse bei der Identifizierung von Fertigungsrisiken, die die Montagestabilität in drei Schlüsselbereichen beeinträchtigen können:

1. Wärmemanagement: Wir weisen auf Risiken hin, die mit einer dichten Bauteilbestückung einhergehen und den Reflow-Lötprozess erschweren können (z. B. eine ungleichmäßige Temperaturverteilung auf der Leiterplatte), was sich letztlich auf die Qualität der Lötstellen auswirkt.
2. Signalintegrität und EMI: Wir prüfen die Dokumentation auf Vereinbarkeit mit den technologischen Fertigungsmöglichkeiten und achten dabei auf minimale Isolationsabstände, deren Unterschreitung eine Hürde für eine hohe Prozesswiederholbarkeit darstellen kann.
3. Mechanische Spannungen: Wir bewerten das Design hinsichtlich seiner Verformungsanfälligkeit. Dabei achten wir besonders auf die Platzierung empfindlicher Bauteile (BGA, CSP) in mechanisch stark beanspruchten Bereichen, um das Risiko von Mikrorissen in den Lötstellen bereits bei der Montage zu minimieren.

Strategischer Ansatz auf PCB-Ebene und moderne Laminate

Traditionelle Leiterplatten basieren auf Durchsteiger-Vias (Through-Hole, die den gesamten Querschnitt durchdringen), was den Platz für ein effizientes Routing blockiert. Die HDI-Technologie definiert diese Struktur durch lasergebohrte Mikro-Vias neu:

• Blind Vias: Verbinden die Außenlagen mit einer Innenlage, ohne die Leiterplatte komplett zu durchdringen.
• Buried Vias: Verbinden ausschließlich innere Lagen miteinander.
• Stacked Vias: Das direkte Übereinanderstapeln von Mikro-Vias, das eine vertikale Signalübertragung bei minimalem Flächenbedarf ermöglicht.

Arbeit mit ultradünnen Laminaten: Any-Layer HDI und SLP

Moderne Baugruppen basieren zunehmend auf der Any-Layer-HDI-Architektur (ELIC – Every Layer Interconnect) sowie auf SLP (Substrate-Like PCB), bei denen die Leiterbahnbreite auf unter 30 µm sinkt. Aus Sicht der Auftragsfertigung stellen solche Laminate eine enorme operative Herausforderung dar – da ihnen ein klassischer, starrer Kern fehlt, sind sie extrem dünn.

Bei Assel verarbeiten wir erfolgreich Laminate mit einer Dicke von bis zu nur 0,35 mm. Derart biegsame Substrate weisen in jeder Phase der SMT-Linie eine hohe Anfälligkeit für mechanische und thermische Verformungen auf. Ohne entsprechende Unterstützung würde die Flexibilität der Leiterplatte bereits beim Lotpastendruck und beim Bestücken der Miniaturbauteile die Einhaltung der geforderten Präzision unmöglich machen.

Um dies zu verhindern, entwirft unser internes Team von Maschinenbauingenieuren maßgeschneiderte, proprietäre Werkstückträger (Lötmasken/Carrier), die wir anschließend im eigenen CNC-Maschinenpark von Assel selbst herstellen. Diese Träger stabilisieren die 0,35 mm dicke Leiterplatte während des gesamten Prozesses effektiv, reduzieren mechanische Spannungen drastisch und garantieren eine perfekte Planarität der Baugruppe, was sich in einer maximalen Zuverlässigkeit des Endprodukts niederschlägt.

Via-in-Pad-Technologie (VIPPO) und Lieferantenkontrolle (IQC)

Der Einsatz der VIPPO-Technik (Via-in-Pad Plated Over) – also die Platzierung des Mikro-Vias direkt im Lötpad und dessen Überkupferung – ist heute Standard für BGA-Bausteine mit einem Pitch von unter 0,5 mm. Dies verringert die parasitäre Leiterbahninduktivität und spart Platz, die Qualität dieser Verbindung wird jedoch lange vor der eigentlichen Montage definiert.

Das PCB-Design und die Ausführung der Vias stellen einen kritischen Kontrollpunkt dar. Deshalb legen wir bei Assel besonderen Wert auf eine strenge Wareneingangskontrolle (IQC) der unbestückten Leiterplatten. Für jede Produktionscharge der PCB-Lieferanten prüfen wir:

• Berichte und Proben von metallografischen Schliffbildern,
• Lötbarkeitstests der Pads,
• Lagenaufbau-Konformität sowie die Impedanz (falls gefordert),
• Die korrekte Ausführung der Strukturen gemäß Design (Wahl des passenden Via-Pluggings und -Cappings, z. B. nach IPC-4761).

Ein unvollständiges Füllen der Vias mit Epoxidharz oder eine fehlerhafte Überkupferung durch den PCB-Hersteller birgt die Gefahr von Lufteinschlüssen oder dem sogenannten „Wegsaugen“ (Solder Wicking) der Lotpaste in das Via-Innere während des Reflow-Prozesses. Dies führt zur Bildung gefährlicher Hohlräume (Voids) und zu einer Schwächung der Lötstruktur.

Auswahl der Basismaterialien

Die Elektronikmontage auf starren Laminaten (FR4) sowie auf flexiblen und starr-flexiblen Leiterplatten (Flex, Rigid-Flex) ist eine hervorragende Lösung für Systeme, die eine effiziente Ableitung großer Wärmemengen erfordern.

Im Bereich hochdichter HDI-Strukturen weichen klassische Laminattypen jedoch fortschrittlichen Varianten. Für starre Laminate wird die Verwendung von Harzen mit hoher Glasübergangstemperatur (High Tg ≥ 170 °C) und einem reduzierten Wärmeausdehnungskoeffizienten (CTE) in der Z-Achse zur Voraussetzung. Diese Spezifikation verhindert Delamination und das Reißen von Mikro-Vias durch thermische Spannungen während des Lötprozesses auf der SMT-Linie. Darüber hinaus muss jedes Material, das bei einem derart feinen Pitch eingesetzt wird, eine absolute Beständigkeit gegenüber dem CAF-Phänomen aufweisen, also dem elektrochemischen Wachstum von Kupferdendriten, das zu Mikro-Kurzschlüssen führen kann.

Herausforderungen an der Produktionslinie: SMT-Montage

Der Schritt hin zu Rastern von 0,35 mm führt den SMT-Prozess in einen Bereich, in dem physikalisch-chemische Parameter kritisch werden. Die größte Herausforderung ist das absolut wiederholbare Drucken mikroskopischer Lotpastenmengen.

Lotpaste und Schablonen

Die wichtigste physikalische Kennzahl, die an der SMT-Linie überwacht wird, ist das Flächenverhältnis Area Ratio (AR). Damit die Paste korrekt auf das Pad freigegeben wird, halten wir eine strikte mathematische Bedingung ein:

$$AR = \frac{\text{Area of Aperture Opening}}{\text{Area of Aperture Walls}} > 0,66$$

Bei Ultra-Fine-Pitch-Komponenten setzen wir bei Assel präzise lasergeschnittene Schablonen ein und stimmen die Lösungen individuell auf die Projektanforderungen ab – einschließlich moderner Stufenschablonen (Step-up und Step-down) für anspruchsvollere Layouts. Diese ermöglichen eine lokale Variation der Schablonendicke, um die aufgetragene Lotpastenmenge sowohl für feinste Pitch-Bauteile als auch für größere Komponenten auf derselben Leiterplatte optimal anzupassen. Wir arbeiten vorwiegend mit bewährten Lotpasten des Typs Alpha Type 4 (seltener Type 5).

Eine hohe Prozesswiederholbarkeit wird durch eine 100%ige SPI-Kontrolle gewährleistet. Sie verifiziert den korrekten Pastendruck auf jeder einzelnen produzierten Leiterplatte und sorgt in Verbindung mit einer lückenlosen Rückverfolgbarkeit (Traceability) für die volle Kontrolle über den Prozess. Dank der Präzision der Schablonen, der strengen Überwachung der Druckparameter und des permanenten SPI-Monitorings können wir in der Serienfertigung auf den Einsatz von Nano-Coating-Technologien verzichten.

Thermische Dynamik und Reflow-Profilierung

Kleine passive Bauteile (z. B. der Bauform 0201) erwärmen sich wesentlich schneller als massive integrierte Schaltungen. Die Erstellung des Temperaturprofils basiert bei Assel auf einer fortschrittlichen Mehrpunktmessung mittels des 8-Kanal-Profilers KIC K2.

Bei bleifreien Profilen mit der Legierung SAC305 kontrollieren wir die Temperatur äußerst präzise: Die Spitzentemperatur legen wir in der Regel auf 241 °C aus und achten penibel darauf, dass die Grenze von 245 °C keinesfalls überschritten wird. Dies minimiert die Temperaturdifferenz (ΔT) über die gesamte Fläche der PCBA (der genaue ΔT-Wert hängt jeweils von der Spezifik des Designs und der Kupferverteilung ab) und beugt zwei kritischen Fehlern vor:

• Tombstoning (Grabsteineffekt): Das vertikale Aufrichten kleiner Bauteile aufgrund ungleicher Oberflächenspannung des geschmolzenen Lots.
• Warping (Verzug): Die Verwölbung des Laminats, die zum Reißen von Vias oder zu nicht kontaktierten BGA-Lötstellen führt.

Unsere Reflow-Öfen bieten die technische Möglichkeit des Lötens unter Stickstoffatmosphäre (N₂). Standardmäßig ist die Optimierung der Temperaturprofile bei Assel jedoch so weit fortgeschritten, dass der permanente Einsatz von Stickstoff in HDI-Serienprozessen nicht erforderlich ist. Erwähnenswert ist zudem, dass wir zwar auch mit Niedertemperaturloten (BiSn) arbeiten, diesen Prozess jedoch für spezifische Projekte außerhalb der HDI-Klasse reservieren.

Mechanische Zuverlässigkeit in der Fertigung: Der Underfill-Prozess

Selbst ein perfekt ausgeführter Reflow-Prozess für Ultra-Fine-Pitch-Bausteine reicht manchmal nicht aus, um dem Gerät die volle Vibrations- und Schockfestigkeit in seiner späteren Einsatzumgebung zu garantieren. Lotkugeln in der Größenordnung von 150 µm übertragen enorme Scherkräfte.

Um dem entgegenzuwirken, implementieren wir in Serienbaugruppen den Underfill-Prozess – das kapillare Unterfüllen von Bausteinen mit einem Spezialharz. Bei Assel erfolgt dieser Prozess durch ein hochpräzises, wiederholbares manuelles Dosieren unter Verwendung von Harzen mit optimal abgestimmtem CTE des renommierten Herstellers Loctite/Henkel. Nach der Applikation des Harzes unter das Bauteil durchlaufen die Baugruppen eine streng kontrollierte thermische Aushärtung im Tunnelofen (Curing). Diese Fertigungskompetenz verbindet das Silizium mit dem Laminat zu einem monolithischen Block und hebt die mechanische Zuverlässigkeit des Endgeräts auf das höchste Niveau.

Qualitätskontrolle, MSL-Management und lückenlose Traceability

Im HDI-Standard stößt die klassische optische Inspektion an deutliche Grenzen – Kameras können nicht unter BGA- oder CSP-Gehäuse blicken. Standard bei Assel für anspruchsvolle PCBA-Projekte ist daher ein dreistufiges Prüfsystem:

3D SPI Parmi $\rightarrow$ 3D AOI (Parmi/VI) $\rightarrow$ Röntgen-Inspektion (X-Ray)

Die Röntgen-Inspektion ist das einzige Werkzeug, das in der Lage ist, den extrem gefährlichen Head-in-Pillow-Defekt (HiP) zerstörungsfrei aufzuspüren. Dieser tritt auf, wenn die Kugel des BGA-Bausteins die Lotpaste lediglich berührt (z. B. infolge thermischer Verwölbung), es aber zu keinem metallurgischen Verschmelzen beider Partner kommt. Eine solche Verbindung kann elektrische Tests (ICT) zwar bestehen, fällt im realen Betrieb jedoch unweigerlich aus.

IPC-Standards und strenge MSL-Überwachung

Wir fertigen bei Assel auf der Grundlage der Prozessrichtlinien des Standards J-STD-001 (der strenge Methoden und Anforderungen für Löt- und Fertigungsprozesse definiert), während die Endabnahme und Qualitätsbeurteilung der Baugruppen strikt nach der Norm IPC-A-610 erfolgt. Standardmäßig fertigen wir in Klasse 2 sowie in der anspruchsvollen Klasse 3, wobei wir die Kriterien an die individuellen vertraglichen Vereinbarungen mit dem Kunden anpassen.

Ein extrem wichtiger Aspekt beim Schutz feingerasterter Bauteile (BGA/WLCSP) vor Schäden durch den sogenannten Popcorning-Effekt während des Reflow-Lötens ist das Management des Feuchtigkeitsempfindlichkeitslevels (MSL – Moisture Sensitivity Level). Bei Assel arbeiten wir in strenger Übereinstimmung mit der Richtlinie IPC/JEDEC J-STD-033. Wir verfügen über Trockenlagerschränke (mit geregelter Luftfeuchtigkeit/Stickstoff) zur sicheren Aufbewahrung sowie über Spezialöfen zum Ausheizen der Bauteile. Der entscheidende Faktor ist, dass die Überwachung der Offenzeit der Bauteile an der Raumluft bei uns durch ein System erfolgt, das direkt an die Pick-and-Place-Automaten gekoppelt ist, um die MSL-Überwachung vollständig zu automatisieren.

Fallstudie aus dem medizinischen Sektor

In einem Medizintechnik-Projekt erwies sich die Prozesskomplexität, bedingt durch den Einsatz fortschrittlicher Montage- und Leiterplattentechnologien, als zentrale Herausforderung. Das Projekt umfasste die Integration von Bauteilen in einer Package-on-Package (PoP)-Architektur auf mehrlagigen HDI-Leiterplatten. Der Fertigungsprozess erforderte ein hochpräzises manuelles Löten der Peripheriebauteile sowie einen streng überwachten Underfill-Auftrag. Die Spezifik des Laminats und die technologischen Anforderungen an die mikroskopischen Vias stellten den PCB-Herstellungsprozess vor große Hürden. Dank der ausgereiften Verfahrenstechniken bei Assel bestand das Produkt jedoch sämtliche strengen Tests und arbeitet heute absolut zuverlässig im medizinischen Einsatz.

Auswahl der passenden Leiterplatten-Oberfläche

In einem anderen Serienprojekt aus den Bereichen MedTech und Industrieautomation schlug das Assel-Engineering-Team dem Kunden während der Design-Analyse vor, das Oberflächenfinish der Leiterplatte vom traditionellen HASL auf ENIG (Chemisch Nickel-Gold) umzustellen. Die Schichtdicken-Ungleichmäßigkeit von HASL barg bei der Bestückung von feingerasterten Ultra-Fine-Pitch-Bauteilen das Risiko von Lötbrücken und Planaritätsproblemen bei der Positionierung auf den ASM-Automaten.

Der Wechsel zu ENIG brachte einen doppelten Vorteil: Er sorgte für eine absolut ebene Pad-Oberfläche (hervorragende Lötbarkeit für kleine Pitches) und eliminierte das Problem der „Überalterung“ von unbestückten Leiterplatten im Lager (was die operative Flexibilität des Kunden erhöhte). Diese einzige technische Empfehlung ermöglichte es dem Kunden, fertigungsbedingte Ausfälle vollständig abzustellen.

Fazit

Als flexibler EMS-Partner konzentriert sich Assel auf die realen Produktionsbedürfnisse seiner Kunden und eine kompromisslose Prozesswiederholbarkeit.

Unser Wettbewerbsvorteil auf dem europäischen Markt basiert auf technischer Flexibilität und einem einzigartigen Know-how bei der Stabilisierung hochanspruchsvoller Prozesse. Während es in vielen EMS-Werken üblich ist, ultradünne Laminate zu meiden oder den Vorrichtungsbau extern zu vergeben, entwickeln und fertigen wir unsere eigenen Werkstückträger intern und optimieren sie gezielt auf die thermische Verformung von 0,35-mm-Substraten. Die Kombination aus einem erstklassigen ASM-Maschinenpark, einer dreistufigen Inspektion (3D SPI + 3D AOI + X-Ray) und einer dedizierten, softwaregestützten Überwachung der MSL-Offenzeit sorgt dafür, dass Assel berechenbare und absolut stabile PCB-Montagedienstleistungen auf höchstem Niveau liefert.